01 논리 게이트
[1] 논리 게이트의 개념과 종류
논리게이트
; 입력 단자 1개 이상과 출력 단자 1개로 구성되는 전자 회로
동작 설명을 위해 진리표 사용
NOT 게이트
; 1개의 입력과 1개의 출력을 갖는 게이트로 부정을 표현
버퍼 게이트
; 입력 신호를 그대로 출력하여 단순 전송을 표현
3상태 버퍼 게이트
; 출력이 Low High, 하이 임피던스 중 하나
제어 단자 E를 통해서 회로를 개폐함
E위에 바 붙으면 NOT을 의미. 즉 원래는 1일 때 열리는데, E'면 0일때 열림
AND 게이트
; 입력이 모두 1인 경우에만 출력이 1이 됨
입력 중 하나라도 0이 있으면 출력이 0이 되는 논리곱
OR 게이트
; 입력이 모두 0인 경우에만 출력이 0
입력 중 1이 하나라도 있으면 출력은 1이 되는 논리합
NAND 게이트
; 입력이 모두 1인 경우에만 출력이 0이고, 입력에 0이 하나라도 있으면 출력이 1
AND가 NOT된 것
NOR 게이트
; 입력이 모두 0인 경우에만 출력이 1이고, 입력에 1이 하나라도 있으면 출력이 0
OR가 NOT된 것
XOR 게이트
; 입력에 1이 홀수 개면 출력 1, 짝수 개면 0
원래 F(출력) = A'*B + A*B' 로 계산해야 함.
원래 계산법대로 계산한 것
이 게이트의 구조를 나타낸 것
XNOR 게이트
; XOR 게이트 NOT 한 것
이걸 그림으로 그리면
이렇게 된다.
[2] 유니버셜 게이트
; NAND와 NOR 게이트만으로 모든 회로를 만들 수 있음
그래서 이 둘을 유니버셜 게이트, 범용 게이트라고 함
NOT 게이트 구성
A = 0일 경우,
AND 게이트 구성
이때 드모르간의 정리를 사용한다
NOR 게이트의 경우
(A'+B')'한 것이 결국 최종이 되고, 이건 A''*B''가 된다.
근데 A''의 경우 부정의 부정이니까 A가 되고 B도 마찬가지로 그냥 B가 되기 때문에 최종 결과가 AB가 되는 것이다.
NAND의 경우 이중 부정을 사용
OR 게이트 구성
NAND의 경우 이중 부정 + 드모르간
NOR의 경우 이중 부정
02 불 대수
불 대수
; 1845년 영국의 수학자 조지 불이 창안한 논리식을 표현하고 간소화하는 수학
- AND, OR, NOT으로 표현
- 입력과 출력은 알파벳 대문자로, AND는 곱셈으로, OR는 덧셈으로, NOT은 A바 또는 A'로 표현
- 입력에 따라 원하는 출력이 나오도록 논리식을 만들 수 있음
[1] 불 대수 법칙
- 불 대수의 모든 항은 0 또는 1을 갖는다.
- 아래의 표는 증명 없이 사용하기로 한 AND와 OR의 불 대수 공리
불 대수의 기본 법칙
이때 1은 전체 집합(U), 0은 공집합이라고 생각하면 된다.
진리표를 이용한 분배 법칙 A+B*C = (A+B)*(A+C)의 증명
15번에 대한 증명
진리표를 이용한 드모르간의 정리 (A+B)' = A' * B'
16번에 대한 증명
아래와 같이 논리 게이트로 표현할 수 있다.
항이 많아도 동일하게 적용된다.
[2] 불 대수식의 표현 형태
; 곱의 합과 합의 곱으로 표현할 수 있음
곱의 합과 최소항
곱의 합
; 1단계 입력이 AND항(곱의 항)으로 구성되고, 2단계 출력이 OR항(합의 항)으로 만들어진 논리식
최소항
; 입력 변수를 모두 포함하는 AND항
- 입력이 0이면 입력 변수의 부정을 쓰고, 입력이 1이면 입력 변수를 그대로 쓴 후 AND로 결합
- 입력 변수가 A, B일 때 만들 수 있는 최소항은 A'B', A'B, AB', AB
최소항 식
; 출력이 1이 되는 항의 입력 변수를 AND 연산하고 각 항을 OR 연산하는 식
0, 1, 3, 5, 7에 해당하는 부분만 1이 되는 것.
합의 곱과 최대항
합의 곱
; 1단계 입력이 OR(합의 항)으로 구성되고, 2단계 출력이 AND항(곱의 항)으로 만들어진 논리식
최대항
; 입력 변수를 모두 포함하는 OR항
- 입력이 0이면 입력 변수를 그대로 쓰고, 입력이 1이면 입력 변수의 부정을 쓴 후 OR로 결합
- 논리 변수가 A, B일 때 만들 수 있는 최대항은 (A+B), (A+B'), (A'+B), (A'+B')
최대항 식
; 최소항 식과 반대로 출력이 0이 되는 항의 입력 변수를 OR 연산하고 각 항을 AND 연산하는 식
최소항과 최대항의 관계
; 최소항 식은 출력이 1인 항의 곱으로 나타낸 것이고, 최대항 식은 출력이 0인 항의 곱으로 나타낸 것
즉, 서로 보수의 성질을 띤다.
[3] 논리식의 간소화
간소화
; 주어진 논리식에서 불필요한 항과 변수를 제거하고 간소화해서 등가 회로로 만드는 것
- 불 대수 법칙 이용 : 불 대수의 공리와 기본 법칙을 이용해 대수적으로 간소화
- 카르노 맵 이용 : 논리 변수의 개수가 개 이하일 때 주로 사용
- 도표법 이용 : 퀸-맥클러스키 방법
간소화의 장점
- 회로가 경제적이게 됨
- 소비 전력이 효율적
- 제품 소형화
불 대수 법칙을 이용한 간소화
카르노 맵을 이용한 간소화
카르노 맵 : 논리식에서 사용될 최소항을 각 칸에 넣어 표로 만들어놓은 것
2개 묶으면 2개의 공통항이, 4개 묶으면 1개의 공통항이 나온다.
4변수 카르노 맵
2개 묶으면 3개의 공통항이,
4개 묶으면 2개의 공통항이,
8개 묶으면 1개의 공통항이,
16개 묶으면 '1'이 나온다.
03 조합 논리 회로
[1] 조합 논리 회로의 개요
조합 논리 회로
; 현재 입력 값으로 출력이 결정되는 회로
[2] 조합 논리 회로의 종류
1) 반가산기
; 1자리 2진수 2개를 입력하여 합(S)과 캐리(C)를 출력하는 조합 논리 회로
위의 진리표를 바탕으로 논리 회로를 그린다.
논리 기호 ⇒ 논리 회로의 게이트 부분을 네모 박스로 묶어서 처리
2) 전가산기
; 2진수 입력 A, B와 아랫자리에서 올라온 캐리 C를 포함하여 1자리 2진수 3개를 더하는 조합 논리 회로
SUM = A'B'C + A'BC' + AB'C' + ABC
= A'(B'C + BC') + A(B'C' + BC)
= A'(B xor C) + A(B xnor C)
= A'K + AK' = A xor K = A xor B xor C
B'C' + BC = B xnor C인 이유
Carry 계산 방법
이를 바탕으로 논리 회로를 그리면 아래와 같다.
3) 반감산기
; 1비트 2진수에서 A에서 B를 빼 차(D)와 빌림수(K or B)를 계산하는 뺄셈 회로
D는 A xor B
K는 A'B
이 결과를 그대로 논리 회로를 만들어주자
4) 전감산기
; 2진수 입력 A, B와 아랫자리로 빌려주는 수 Ki를 포함하여 A-B-Ki를 계산하는 조합 논리 회로
D=2인 이유 == 위에서 빌려오니까 1이 아닌 2!
D의 경우, 전가산기의 케이스와 같다.
05 집적 회로
집적 회로
; 작은 실리콘 칩에 저항, 커패시터, 다이오드, 트랜지스터 등 전자 부품을 여러 공정을 거쳐 내부적으로 상호 연결한 것
칩
; 실리콘 반도체로 세라믹 또는 플라스틱 기판에 부착하여 외부 핀에 연결한다.
다이싱
; 동그란 형태의 웨이퍼에 수많은 격자 모양의 사각형을 만든 후 그 안에 게이트를 집적시키는 것
본딩
; 소자가 움직이지 않게 붙이는 것
패키징
; 케이스를 씌우는 것(포장하는 것)
디지털 논리군
→ 무엇이 있다 정도만 알아두기.
사용 예시
- ECL : 슈퍼컴퓨터
- CMOS : 핸드폰, 손목시계
TTL과 CMOS의 비교
| 유형 | TTL | CMOS |
|---|---|---|
| 전파지연 | 낮다 | 높다 |
| 소비전력 | 높다 | 낮다 |
| 잡음여유도 | 낮다 | 높다 |
| 기타 | 온도에 따라서 전압이 크게 변함 | 구조가 간단하고 집적하기 쉬움 ⇒ 단가가 쌈 |
집적의 목적 : 대량생산 + 소형화 + 경량화 + 제조단가 낮춤 + 신뢰도 보장
디지털 논리군의 특성
전파지연시간
ECL → TTL → CMOS → MOS
집적 회로의 분류
각각에 해당하는 예
- SSI : 기본 게이트, 플립플롭
- MSI : 디코더, 인코더, 멀티플렉서, 디멀티플렉서, 카운터, 레지스터, 소형 기억 장치
- LSI : 반도체 기억 장치 칩, 휴대용 계산기 칩
- VSLI : 등가 게이트를 포함하는 복잡한 집적 회로
- ULSI : 한 칩에 회로 소자가 100만 개 이상 있는 집적 회로
디지털 시스템의 장점
- 디지털 시스템의 소형화 및 경량화
- 생산 가격의 저렴화
- 소비 전력의 감소
- 동작 속도의 고속화
- 디지털 시스템의 신뢰도 향상
IC 패키지
; PCB에 장착하는 방법에 따라 삽입 장착형(through-hole mounted)과 표면 실장형(Surface-Mounted Device, SMD)으로 구분
삽입 장착형
; DIP 형태, 뒷면의 도체에 납땜
표면 실장형
; SOIC, QFP, PLCC
Uploaded by Notion2Tistory v1.1.0